
```
ANSWER 3 OF 3 WPINDEX COPYRIGHT 2005 THE THOMSON CORP on STN
                        WPINDEX
AN
     2003-585839 [55]
DNN
                        DNC C2003-158517
     N2003-466435
     Wet etching process, for use in semiconductor device fabrication, includes
     annealing substrate having metal oxide film, exposing surface of annealed
     metal oxide film to plasma and wet etching portion of metal oxide film.
DC
IN
     HAYASHI, S; KUBOTA, M; MITSUHASHI, R
     (MATU) MATSUSHITA DENKI SANGYO KK; (MATU) MATSUSHITA ELECTRIC IND CO LTD
PA
CYC
                     A1 20030605 (200355)*
PI
     US 2003104706
                                                 17
                                                       H01L021-302
     JP 2003234325
                     A 20030822 (200364)
                                                 13
                                                       H01L021-306
                                                                       <--
     US 6667246
                     B2 20031223 (200408)
                                                       H01L021-31
     US 2003104706 A1 US 2002-309038 20021204; JP 2003234325 A JP 2002-322755
     20021106; US 6667246 B2 US 2002-309038 20021204
PRAI JP 2001-369825
                           20011204
     ICM H01L021-302; H01L021-306; H01L021-31
          H01L021-336; H01L021-461; H01L029-78
                            - Annealed HfO2 film
                       --------- Unannealed HfO2 film
                       ---△--- Thermal oxide film
```



AB US2003104706 A UPAB: 20030828

NOVELTY - A wet etching method includes annealing a substrate having metal oxide film, exposing surface of annealed metal oxide film to plasma and removing a surface portion of metal oxide film by wet etching.

DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for fabrication of semiconductor device by annealing a substrate having metal-oxide film, depositing a conductive film on the annealed metal-oxide film, patterning the conductive film to form a gate electrode while exposing a portion of metal-oxide film located outside the gate electrode, exposing surface of exposed portion of metal-oxide film to plasma, and removing exposed portion of metal-oxide film by wet-etching; or forming dummy gate electrode on a substrate, forming an insulating sidewall on side surface of dummy gate electrode, forming an interlayer insulating film on the substrate where dummy gate electrode and sidewall have been formed so that an upper surface of the dummy gate electrode is exposed, removing the dummy gate electrode to form a recess in the interlayer insulating film with the sidewall being a wall surface of the recess, depositing a metal-oxide film on the interlayer insulating film so that the recess is partly filled, annealing the substrate with the metal-oxide film, depositing a conductive film on the annealed metal-oxide film so

that recess is completely filled, removing a portion of conductive film located outside the recess to form a gate electrode while exposing a portion of metal-oxide film located outside the gate electrode, exposing a surface of the exposed portion of metal-oxide film to a plasma, and removing the exposed portion of metal-oxide film by wet-etching.

USE - Semiconductor device fabrication.

ADVANTAGE - The process reliably removes insulating metal oxide film whose surfaces have been altered through annealing process.

DESCRIPTION OF DRAWING(S) - The figure is a graph showing the results of a comparison between the dry etch rates of an annealed hafnium oxide film and an unannealed hafnium oxide film.

Dwg.6/8

FS CPI EPI

FA AB; GI

MC CPI: L04-C07C1; L04-C12A; L04-C16A

EPI: U11-C07B; U11-C07C3

# (12)公開特許公報 (A)

# (11)特許出願公開番号 特開2003-234325

(P 2 0 0 3 - 2 3 4 3 2 5 A) (43)公開日 平成15年8月22日(2003.8.22)

(51) Int. C1. 7	識別記号	(8)	F,I			テーマコート・	(参考)
H01L 21/306			H01L 21/306		D	5F043	
21/336			29/78	301	G	5F140	
29/78				301	P		

		審査	請求 有	請求項	何数10	OL	(全13頁)
(21)出願番号	特願2002-322755(P2002-322755)	(71)出願人	0000058 松下電器		<b>式会补</b>		
(22)出願日	平成14年11月6日(2002.11.6)	(72)発明者	大阪府門	真市大		006番地	
(31)優先権主張番号 (32)優先日	特願2001-369825 (P2001-369825) 平成13年12月4日(2001.12.4)		大阪府門真市大字門真1006番地 松下電器 産業株式会社内				松下電器
(33)優先権主張国	日本(JP)	(72)発明者	者 久保田 正文 大阪府門真市大字門真1006番地 松下電器 産業株式会社内				
		(74)代理人	1000779	31	弘 (ダ	17名)	


最終頁に続く

# (54)【発明の名称】半導体装置の製造方法


### (57)【要約】


【課題】 熱処理等によって表面が変質した絶縁性金属 酸化膜をウェットエッチングによって確実に除去できる ようにする。

【解決手段】 HfO, 膜12が堆積されたシリコン基 板11に対して熱処理を行なった後、熱処理後のHfO . 膜12aの表面をプラズマに暴露し、その後、熱処理 後のHfO: 膜12aの表面部、つまりダメージ層12 bをウェットエッチングにより除去する。









#### 【特許請求の範囲】

【請求項1】 金属酸化膜が堆積された基板に対して熱処理を行なう第1の工程と、

前記熱処理が行なわれた前記金属酸化膜の表面をプラズマに暴露する第2の工程と、

前記プラズマに暴露された前記金属酸化膜の少なくとも 表面部をウェットエッチングにより除去する第3の工程 とを備えていることを特徴とするウェットエッチング方 法。

【請求項2】 前記第2の工程は、前記基板にバイアス 10 電力を印加する工程を含むことを特徴とする請求項1に 記載のウェットエッチング方法。

【請求項3】 前記プラズマは、HBrを含むガスよりなるプラズマであることを特徴とする請求項1に記載のウェットエッチング方法。

【請求項4】 前記第3の工程は、フッ素を含む溶液を 用いて行なわれることを特徴とする請求項1に記載のウ ェットエッチング方法。

【請求項5】 前記金属酸化膜は、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの 20 少なくとも1つを含む酸化膜であることを特徴とする請求項1に記載のウェットエッチング方法。

【請求項6】 金属酸化膜が堆積された基板に対して熱処理を行なう第1の工程と、

前記熱処理が行なわれた前記金属酸化膜の上に導電膜を 堆積する第2の工程と、

前記導電膜をパターニングしてゲート電極を形成すると 共に前記金属酸化膜における前記ゲート電極の外側部分 を露出させる第3の工程と、

前記金属酸化膜の露出部分の表面をプラズマに暴露する 30 第4の工程と、

前記プラズマに暴露された前記金属酸化膜の露出部分を ウェットエッチングにより除去する第5の工程とを備え ていることを特徴とする半導体装置の製造方法。

【請求項7】 前記第3の工程は、ゲート電極形成領域を覆うマスクパターンを用いて前記導電膜及び金属酸化膜に対して順次プラズマエッチングを行ない、それによって前記金属酸化膜における前記ゲート電極の外側部分を薄くする工程を含むことを特徴とする請求項6に記載の半導体装置の製造方法。

【請求項8】 基板上にダミーゲート電極を形成する第 1の工程と、

前記ダミーゲート電極の側面に絶縁性のサイドウォール を形成する第2の工程と、

前記ダミーゲート電極及び前記サイドウォールが形成された前記基板の上に層間絶縁膜を、前記ダミーゲート電極の上面が露出するように形成する第3の工程と、

前記ダミーゲート電極を除去し、それにより前記サイド ウォールを壁面とする凹部を前記層間絶縁膜に形成する 第4の工程と、 前記層間絶縁膜の上に金属酸化膜を、前記凹部が途中まで埋まるように堆積する第5の工程と、

前記金属酸化膜が堆積された基板に対して熱処理を行な う第6の工程と、

前記熱処理が行なわれた前記金属酸化膜の上に導電膜 を、前記凹部が完全に埋まるように堆積する第7の工程 と

前記導電膜における前記凹部の外側部分を除去することによって、前記凹部にゲート電極を形成すると共に前記 金属酸化膜における前記凹部の外側部分を露出させる第 8の工程と、

前記金属酸化膜の露出部分の表面をプラズマに暴露する 第9の工程と、

前記プラズマに暴露された前記金属酸化膜の露出部分を ウェットエッチングにより除去する第10の工程とを備 えていることを特徴とする半導体装置の製造方法。

【請求項9】 前記第1の工程は、前記基板と前記ダミーゲート電極との間にダミーゲート絶縁膜を形成する工程を含み、

20 前記第4の工程は、前記ダミーゲート絶縁膜を除去する 工程を含むことを特徴とする請求項8に記載の半導体装 置の製造方法。

【請求項10】 前記第9の工程は、前記金属酸化膜の 露出部分に対してプラズマエッチングを行ない、それに よって前記金属酸化膜の露出部分を薄くする工程を含む ことを特徴とする請求項8に記載の半導体装置の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特に、高誘電率を有するゲート絶縁膜とな る金属酸化膜に対してウェットエッチングを行なう方法 に関する。

[0002]

【従来の技術】MIS型半導体装置のゲート絶縁膜として、現在、シリコン酸化膜(SiO:膜)が用いられている。一方、近年、半導体集積回路の高集積化が大きく進展してきているが、2nm程度以下の極薄シリコン酸化膜をゲート絶縁膜として用いると、トンネル現象等によってゲートリーク特性が悪化し、その結果、低消費電力のLSIを実現することが困難になる。

【0003】そこで、次世代のゲート絶縁膜として、シリコン酸化膜に代わり、ハフニウム等の金属の酸化物からなる高誘電率金属酸化膜が期待されている。例えば、ハフニウムの金属酸化膜(HfO,膜)の比誘電率は20程度であるので、HfO,膜をゲート絶縁膜として利用した場合、SiO,膜に換算した膜厚が2nm以下のHfO,膜であっても、SiO,膜と同等以上の容量を有することができる。しかも、HfO,膜をゲート絶縁50膜として利用することにより、SiO,膜と比較してリ

1

ーク電流が3桁以上低減されたトランジスタを実現する ことができる。

【0004】HfO, 膜は、通常、スパッタ法又はCV D (chemical vapor deposition) 法等を用いて成膜さ れる。成膜直後のHfO、膜(つまりアズデポ状態の 膜) は希フッ酸(DHF)溶液によって容易に溶解され る。このため、DHF溶液はHfO、膜をウェットエッ チングするためのエッチング液(以下、薬液と称するこ ともある) として用いることができる。ところが、Hf O, 膜の成膜後にHfO, 膜に対して熱処理を行なう と、HfO, 膜のDHF溶液に対する溶解性が低下する (非特許文献1参照)。これは、成膜後の熱処理によっ て、HfO, 膜の表面が変質したためと考えられる。 [0005]

【非特許文献1】ジェイ・ジェイ・チャンパース (J. J. Chambers) 他、希フッ酸におけるハフニウム及びジ ルコニウムシリケートのエッチ速度の成分及び膜堆積後 熱処理依存性 (Effect of Composition and Post-Depos ition Annealing on the Etch Rateof Hafnium and Zir conium Silicates in Dilute HF)、米国電気化学会第 200回講演会予稿集 (The Electrochemical Society 200th Meeting abs.) 、2001年 9月、1434ページ [0006]

【発明が解決しようとする課題】しかしながら、HfO ,膜をゲート絶縁膜として用いようとする場合、成膜後 の熱処理を行なった後においてH f O. 膜をウェットエ ッチングにより除去したい場合も多い。

【0007】そこで、本願発明者らは、熱処理後のHf

O. 膜をウェットエッチングにより除去できる薬液を調 べるため、熱処理後のHfO. 膜を様々な薬液に浸した 30 チングによって容易に除去できるようになることを見出 場合におけるHfO, 膜の膜厚変化を調べた。その結果 を図1に示す。尚、図1において、「時間」はHfO 膜を薬液に浸す時間を示しており、「 $\Delta$ 」はHf Oi 膜 の膜厚変化を示している。ここで、「△」がマイナスの 値であることは、HfO, 膜の膜厚が増加していること を意味している。また、薬液名の「フッ化アンモ」、 「過水」、「P.S.エッチ液」はそれぞれ「フッ化ア ンモニウム」、「過酸化水素水」、「ポリシリコンエッ チング液」を意味している。また、KOH以外の薬液の **濃度は全て体積%である。また、「HF+NH、OH」** の濃度1%は、備考欄に示す原液を純水で1体積%に希 釈したことを意味する。また、「P. S. エッチ液」の 備考欄に示す混合比は体積比である。さらに、備考欄の 「はがれ」とは、HfO、膜の下地層がリフトオフされ てはがれたことを意味している。

【0008】図1から明らかなように、熱処理後のHf O、膜は、DHF溶液のみならず、半導体装置製造工程 で一般的に使用される様々な薬品、例えば色々な濃度の フッ酸(HF)溶液等にもほとんど溶けない。すなわ ち、様々な薬液を用いたとしても、熱処理後のHfO,

膜をウェットエッチングにより除去することは困難であ る。その理由は次のように考えられている。一般的に、 HfO, 膜等の金属酸化膜は、堆積後の熱処理によって アモルファスからMonoclinic結晶に変化する。この変化 により、HfO, 膜の表面にはHfO, の不動態膜が形 成され、その結果、HfO、膜をウェットエッチングに より除去することが困難になる。

【0009】尚、HfO,の不動態膜は、熱濃硫酸等の 非常に酸化力の強い酸でなければ、溶解させることがで 10 きないことが知られている。しかし、そのような酸を半 導体装置製造工程に利用することは現実的でなく、従っ て、熱処理後のHfO,膜をウェットエッチングにより 除去することは非常に困難になる。このため、今後、H fO. 膜をトランジスタに利用するにあたって、HfO 1 膜の完全な除去は大きな課題になると考えられる。ま た、HfO、以外の金属酸化膜、例えばジルコニウム (Zr)、ランタン(La)、タンタル(Ta) 又はア ルミニウム(A1)等の高融点金属の酸化膜について も、HfO, と同様の傾向を示すものと考えられる。 【0010】前記に鑑み、本発明は、熱処理等によって 表面が変質した絶縁性金属酸化膜をウェットエッチング によって確実に除去できるようにすることを目的とす る。

#### [0011]

【課題を解決するための手段】前記の目的を達成するた めに様々な試行錯誤を重ねた結果、本願発明者らは、熱 処理後のHfO,膜に対してウェットエッチングを行な う前に、HfO, 膜をプラズマに暴露することによっ て、HfO゛膜を、DHF溶液等を用いたウェットエッ した。その理由は、HfO、膜をプラズマに暴露するこ とによって、HfO, 膜における厚さ1乃至3nm程度 の表面部がプラズマダメージを受け、その結果生じたダ メージ層がウェットエッチングされやすくなるからであ ると考えられる。

【0012】図2は、本願発明者らにより得られた、熱 処理後のHfO, 膜のDHF溶液によるウェットエッチ ング量の、プラズマ処理時間(ウェットエッチング前に 行なうプラズマ処理の処理時間)に対する依存性の調査 結果を示す図である。ここで、プラズマガス種として は、HBrガスとCl,ガスとO,ガスとの混合ガス、 及びHBrガスとС1、ガスとの混合ガスをそれぞれ用 いた。図2に示すように、いずれのプラズマガス種を用 いた場合にも、HfO,膜のウェットエッチングが可能 となっている。このことから、本願発明者らは、ウェッ トエッチング前のプラズマ処理の働き、つまり、熱処理 されたHfO,膜にダメージ層を形成するという働き は、プラズマガス種に限定されずに得られるものと考え ている。但し、HfO, 膜をゲート絶縁膜として用いる 50 場合においてドライエッチングによるゲート電極形成か

ら連続してHfQ, 膜(ゲート電極の外側部分)にダメージ層を形成する場合等においては、ゲート電極のサイドエッチングを防止できるようなプラズマガス種を用いることが好ましい。

【0013】本発明は、以上の知見に基づきなされたものであって、具体的には、本発明に係るウェットエッチング方法は、金属酸化膜が堆積された基板に対して熱処理を行なう第1の工程と、熱処理が行なわれた金属酸化膜の表面をプラズマに暴露する第2の工程と、プラズマに暴露された金属酸化膜の少なくとも表面部をウェット10エッチングにより除去する第3の工程とを備えている。 【0014】本発明のウェットエッチング方法による

【0014】本発明のウェットエッチング方法によると、金属酸化膜が堆積された基板に対して熱処理を行なった後、金属酸化膜の表面をプラズマに暴露し、その後、金属酸化膜の少なくとも表面部をウェットエッチングにより除去する。すなわち、熱処理により変質された金属酸化膜、つまりウェットエッチングされにくくなった金属酸化膜の表面をプラズマに暴露する。このため、金属酸化膜の少なくとも表面部に、ウェットエッチングされやすいダメージ層が形成される。従って、該ダメー 20ジ層、つまり金属酸化膜の少なくとも表面部をウェットエッチングによって確実に除去することができる。

【0015】尚、ウェットエッチング可能なダメージ層は、金属酸化膜のうち表面から数nm程度の深さまでしか形成されないので、熱処理後の金属酸化膜の膜厚が大きい場合、ウェットエッチング後に金属酸化膜の一部が残ってしまう。すなわち、金属酸化膜を完全には除去できない。この場合、プラズマ処理によって金属酸化膜にダメージ層を形成する際に、例えばドライエッチングガスを用いて金属酸化膜に対してエッチングを行なって予30め金属酸化膜を薄膜化しておくことが好ましい。このようにすると、金属酸化膜全体にダメージ層を形成でき、それにより金属酸化膜をウェットエッチングにより完全に除去することが可能となる。従って、後工程において金属酸化膜残りに起因して金属形染が生じるという問題を回避できる等の効果を奏することができる。

【0016】本発明のウェットエッチング方法において、第2の工程は、基板にパイアス電力を印加する工程を含むことが好ましい。

【0017】このようにすると、プラズマ中のイオンが 40 効率よく基板まで到達するため、金属酸化膜に対してより大きなプラズマダメージを与えることができるので、金属酸化膜のウェットエッチングがより簡単に行なえる。

【0018】本発明のウェットエッチング方法において、プラズマは、HBrを含むガスよりなるプラズマであることが好ましい。

【0019】このようにすると、熱処理等によって表面が変質した金属酸化膜に対して、HBrを含むガスがドライエッチング作用を持つので、金属酸化膜にダメージ 50

層を形成すると同時に金属酸化膜を薄膜化することができる。これにより、金属酸化膜の全体にダメージ層を形成できるので、金属酸化膜をウェットエッチングにより完全に除去することが可能となる。但し、HBrを含むガスは、基板に対してもダメージを与えるため、ウェットエッチングの前に、HBrを含むガスよりなるプラズマに金属酸化膜の表面を暴露する場合、該プラズマ処理によって任意の膜厚まで金属酸化膜をエッチングした後、金属酸化膜に対してウェットエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによる金属酸化膜の除去を行なうことができる。

【0020】本発明のウェットエッチング方法において、第3の工程は、フッ素を含む溶液を用いて行なわれることが好ましい。

【0021】このようにすると、ウェットエッチングによって金属酸化膜を確実に除去することができる。

【0022】本発明のウェットエッチング方法において、金属酸化膜は、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも1つを含む酸化膜であってもよい。

【0023】本発明に係る第1の半導体装置の製造方法は、金属酸化膜が堆積された基板に対して熱処理を行なう第1の工程と、熱処理が行なわれた金属酸化膜の上に導電膜を堆積する第2の工程と、導電膜をパターニングしてゲート電極を形成すると共に金属酸化膜におけるゲート電極の外側部分を露出させる第3の工程と、金属酸化膜の露出部分の表面をプラズマに暴露する第4の工程と、プラズマに暴露された金属酸化膜の露出部分をウェットエッチングにより除去する第5の工程とを備えている

【0024】第1の半導体装置の製造方法によると、高誘電率ゲート絶縁膜となる金属酸化膜におけるゲート電極の外側部分の除去に、本発明のウェットエッチング方法を用いるため、金属酸化膜の除去対象部分を完全に除去することが可能となる。このため、次工程以降のプロセスにおいて、金属酸化膜を構成する金属に起因して汚染が生じる事態を確実に回避することができる。従って、従来のMOSプロセスにおけるゲート絶縁膜として、シリコン酸化膜に代えて高誘電率金属酸化膜を用いた場合にも、高信頼性を有する半導体装置を歩留まり良く製造することができる。

【0025】尚、第1の半導体装置の製造方法において、ゲート電極となる導電膜は、例えば金属膜とシリコン膜との積層構造を有していてもよい。この場合、導電膜をパターニングするためのドライエッチングにおいて、エッチング対象毎に必要に応じてエッチング条件を変更してもよい。また、シリコン膜(ポリシリコン膜)がゲート電極の一部又は全部に用いられる場合には、金属酸化膜の表面改質のためのプラズマ処理の際に、ゲー

ト電極を構成するポリシリコン膜の側面がエッチングされることを防止する必要がある。従って、この場合の表面改質プラズマ処理に用いられるガスは酸素を含まないことが好ましい。

【0026】また、第1の半導体装置の製造方法において、第3の工程は、ゲート電極形成領域を覆うマスクパターンを用いて導電膜及び金属酸化膜に対して順次プラズマエッチングを行ない、それによって金属酸化膜におけるゲート電極の外側部分を薄くする工程を含むことが好ましい。

【0027】このようにすると、金属酸化膜の除去対象 部分を薄膜化することにより、該除去対象部分の全体に ダメージ層を形成できるので、該除去対象部分をウェッ トエッチングにより完全に除去することが可能となる。 【0028】本発明に係る第2の半導体装置の製造方法 は、基板上にダミーゲート電極を形成する第1の工程 と、ダミーゲート電極の側面に絶縁性のサイドウォール を形成する第2の工程と、ダミーゲート電極及びサイド ウォールが形成された基板の上に層間絶縁膜を、ダミー ゲート電極の上面が露出するように形成する第3の工程 20 と、ダミーゲート電極を除去し、それによりサイドウォ ールを壁面とする凹部を層間絶縁膜に形成する第4の工 程と、層間絶縁膜の上に金属酸化膜を、凹部が途中まで 埋まるように堆積する第5の工程と、金属酸化膜が堆積 された基板に対して熱処理を行なう第6の工程と、熱処 理が行なわれた金属酸化膜の上に導電膜を、凹部が完全 に埋まるように堆積する第7の工程と、導電膜における 凹部の外側部分を除去することによって、凹部にゲート 電極を形成すると共に金属酸化膜における凹部の外側部 分を露出させる第8の工程と、金属酸化膜の露出部分の 30 表面をプラズマに暴露する第9の工程と、プラズマに暴 露された金属酸化膜の露出部分をウェットエッチングに より除去する第10の工程とを備えている。

【0029】第2の半導体装置の製造方法によると、リ プレイスメント型のMISトランジスタの形成におい て、高誘電率ゲート絶縁膜となる金属酸化膜におけるゲ ート電極形成用凹部の外側部分の除去に、本発明のウェ ットエッチング方法を用いるため、金属酸化膜の除去対 象部分を完全に除去することが可能となる。このため、 次工程以降のプロセスにおいて、金属酸化膜を構成する 40 金属に起因して汚染が生じる事態を確実に回避すること ができる。従って、ゲート絶縁膜として、シリコン酸化 膜に代えて高誘電率金属酸化膜を用いた場合にも、信頼 性が高いリプレイスメント型のMISトランジスタを有 する半導体装置を歩留まり良く製造することができる。 【0030】第2の半導体装置の製造方法において、第 1の工程は、基板とダミーゲート電極との間にダミーゲ ート絶縁膜を形成する工程を含み、第4の工程は、ダミ ーゲート絶縁膜を除去する工程を含んでいてもよい。

9の工程は、金属酸化膜の露出部分に対してプラズマエッチングを行ない、それによって金属酸化膜の露出部分を薄くする工程を含むことが好ましい。

【0032】このようにすると、金属酸化膜の除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層を形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。 【0033】

【発明の実施の形態】(第1の実施形態)以下、本発明 の第1の実施形態に係るウェットエッチング方法について図面を参照しながら説明する。

【0034】図3(a)~(d)は、第1の実施形態に 係るウェットエッチング方法の各工程を示す断面図であ る。

【0035】まず、例えばスパッタ蒸着装置を用いて、図3(a)に示すように、シリコン基板11の上に、HfO,膜(堆積直後のHfO,膜)12を堆積する。【0036】次に、シリコン基板11に対して熱処理、例えば高速熱窒化処理(RTN処理)を行なう。これにより、図3(b)に示すように、堆積直後のHfO,膜12が変質して、ウェットエッチング不可能なHfO,膜(熱処理後のHfO,膜)12aとなる。ここで、具体的な熱処理条件は、チャンパー内雰囲気が窒素雰囲気、熱処理温度が800℃、熱処理時間が60秒である。

【0037】次に、例えば誘導結合プラズマ(ICP)型ドライエッチング装置を用いて、熱処理後のHfO。膜12aをプラズマに暴露し、それによって、熱処理後のHfO。膜12aの表面にプラズマダメージを与える。具体的なプラズマ処理条件は、プラズマガス種がHBrガスとCl。ガスとO。ガスとの混合ガス(流量比はHBr:Cl。ゴスとO。ガスとの混合ガス(流量比はHBr:Cl。三100:15:10)、ドライエッチング装置のチャンパー内の全圧力が8Pa、シリコン基板11に印加するパイアス電力が60W、プラズマ発生用のソースパワーが500Wである。このようなプラズマ処理を行なうことによって、図3(c)に示すように、プラズマ中のイオン13等により、熱処理後のHfO。膜12aにおける表面から1~3nm程度の深さまでの領域に、ウェットエッチング可能なダメージ層12bが形成される。

【0038】次に、図3(d)に示すように、例えば1質量%濃度程度のフッ酸が含まれた希フッ酸(DHF)溶液を用いてダメージ層12bに対してウェットエッチングを行ない、それによってダメージ層12b、つまり熱処理後のHfO,膜12aの表面部を除去する。

【0039】第2の半導体装置の製造方法において、第 【0039】第1の実施形態によると、HfO, 膜12 1の工程は、基板とダミーゲート電極との間にダミーゲ が堆積されたシリコン基板11に対して熱処理を行なっ ト・絶縁膜を形成する工程を含み、第4の工程は、ダミ た後、熱処理後のHfO, 膜12aの表面をプラズマに ーゲート絶縁膜を除去する工程を含んでいてもよい。 暴鰯し、その後、熱処理後のHfO, 膜12aの表面部 【0031】第2の半導体装置の製造方法において、第 50 をウェットエッチングにより除去する。すなわち、熱処

理により変質されてウェットエッチングされにくくなったHfO,膜12aの表面をプラズマに暴露する。このため、熱処理後のHfO,膜12aの表面部に、ウェットエッチングされやすいダメージ層12bが形成される。従って、ダメージ層12b、つまり熱処理後のHfO,膜12aの表面部をウェットエッチングによって確実に除去できる。

【0040】また、第1の実施形態によると、熱処理後のHfO, 膜12aの表面をプラズマに暴露する際に、シリコン基板11にパイアス電力を印加する。このため、プラズマ中のイオン13が効率よくシリコン基板11まで到達するため、HfO, 膜12aに対してより大きなプラズマダメージを与えることができるので、HfO, 膜12aのウェットエッチングがより簡単に行なえる。

【0041】尚、第1の実施形態においては、ダメージ 層12bの除去後に、熱処理後のHfO,膜12aの一 部分が残存する。すなわち、ウェットエッチング可能な ダメージ層は、HfO, 膜のうち表面から数nm程度の 深さまでしか形成されないので、熱処理後のHfO。膜 20 の膜厚が大きい場合、ウェットエッチング後にHfO 膜の一部が残ってしまう。言い換えると、HfO、膜を 完全には除去できない。この場合、プラズマ処理によっ てHfO, 膜にダメージ層を形成する際に、例えばドラ イエッチングガスを用いてHfO, 膜に対してエッチン グを行なって予めHfO, 膜を薄膜化しておくことが好 ましい。このようにすると、HfO、膜全体にダメージ 層を形成でき、それによりHfO,膜をウェットエッチ ングにより完全に除去することが可能となる。従って、 後工程においてHfO, 膜残りに起因して金属汚染が生 30 じるという問題を回避できる等の効果を奏することがで きる。

【0042】また、第1の実施形態において、熱処理後 のHfO、膜12aに対するプラズマ処理で用いるプラ ズマガス種は特に限定されるものではないが、HBrを 含むガスよりなるプラズマを用いると次のような効果が 得られる。すなわち、熱処理等によって表面が変質した HfO, 膜に対して、HBrを含むガスがドライエッチ ング作用を持つので、HfO, 膜にダメージ層を形成す ると同時にHfO, 膜を薄膜化することができる。これ 40 により、HfO, 膜の全体にダメージ層を形成できるの で、HfO,膜をウェットエッチングにより完全に除去 することが可能となる。但し、HBrを含むガスは、基 板に対してもダメージを与えるため、ウェットエッチン グの前に、HBrを含むガスよりなるプラズマにHfO 膜の表面を暴露する場合、該プラズマ処理によって任 意の膜厚までHfO, 膜をエッチングした後、HfO, 膜に対してウェットエッチングを行なうことが好まし い。このようにすると、基板へのダメージを低減しなが ら、ウェットエッチングによるH f O. 膜の除去を行な 50 うことができる。

【0043】また、第1の実施形態において、熱処理後のHfO、膜12a(ダメージ層12b)に対するウェットエッチングで用いる薬液は特に限定されるものではないが、フッ素を含む薬液を用いると次のような効果が得られる。すなわち、ウェットエッチングによってダメージ層12bを確実に除去することができる。

【0044】また、第1の実施形態において、ウェットエッチング対象としてHfO、膜を用いたが、ウェット10 エッチング対象となる金属酸化膜は特に限定されるものではない。具体的には、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも1つを含む酸化膜、例えばジルコニウム酸化膜、ランタン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等であれば、本実施形態と同様の効果が得られる。

【0045】(第2の実施形態)以下、本発明の第2の実施形態に係る半導体装置の製造方法、具体的にはHfO,膜等の金属酸化膜をゲート絶縁膜として備えた半導体装置の製造方法について図面を参照しながら説明する。ここで、HfO,膜等の金属酸化膜はシリコン酸化膜よりも高い誘電率を持つため、シリコン酸化膜に代わる次世代のゲート絶縁膜として特に期待されている。尚、本実施形態では、高誘電率ゲート絶縁膜となる金属酸化膜におけるゲート電極の外側部分の除去に、本発明のウェットエッチング方法(第1の実施形態参照)を用いる。

【0046】図4(a)~(c)及び図5(a)~

(c) は、第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【0047】まず、図4(a)に示すように、素子分離 絶縁膜22が形成されたシリコン基板21上に、例えばスパッタ法により、ゲート絶縁膜となる厚さ5nm程度のHfO,膜(堆積直後のHfO,膜)23を堆積する。ここで、スパッタ条件は、使用ターゲットがHfターゲット、RFパワーが200W、チャンパー内圧力が0.4kPa、使用ガスが、アルゴン(Ar)ガスと酸素(O,)ガスとの混合ガス(流量は両方とも10ml/min(標準状態))である。

【0048】次に、シリコン基板21に対して熱処理、例えばRTN処理を行なう。ここで、具体的な熱処理条件は、熱処理温度が800℃、熱処理時間が60秒である。この熱処理は、堆積したHfO、膜23を緻密化し、それによりHfO、膜23を安定化させると共にその電気的特性を向上させるために行なうものである。この熱処理により、HfO、膜23はアモルファスからMonoclinic結晶に変質する。その結果、図4(b)に示すように、堆積直後のHfO、膜23は、ウェットエッチング不可能なHfO、膜(熱処理後のHfO、膜)23 aとなる。

【0049】次に、図4(c)に示すように、熱処理後

のHfO。膜23aの上に、ゲート電極となるポリシリ コン膜24を形成する。その後、図5(a)に示すよう に、ポリシリコン膜24の上に、ゲート電極形成領域を **覆うマスクパターン25を形成する。具体的には、ポリ** シリコン膜24の上に、マスクパターン25つまりハー ドマスクとなるシリコン窒化膜(図示省略)を形成した 後、該シリコン窒化膜をパターニングするためのレジス ト膜(図示省略)を塗布する。その後、公知のリソグラ フィー法等により該レジスト膜をパターニングした後、 パターン化されたレジスト膜をマスクとしてシリコン室 10 化膜をパターニングにし、それによってマスクパターン 25を形成する。その後、レジスト膜をアッシング処理 により除去する。

【0050】次に、例えばICP型ドライエッチング装 置を用いて、図5(b)に示すように、マスクパターン 25を用いてポリシリコン膜24に対してドライエッチ ングを行なうことにより、ゲート電極24aを形成す る。ここで、具体的なドライエッチング条件は、プラズ マガス種がHBrガスとCl.ガスとの混合ガス(流量 比はHBr:Cl:=100:15)、ドライエッチン 20 グ装置のチャンパー内の全圧力が8 P a、シリコン基板 21に印加するパイアス電力が60W、プラズマ発生用 のソースパワーが500Wである。

【0051】本実施形態においては、前述のドライエッ チングにより、ポリシリコン膜24におけるマスクパタ ーン25の外側部分を除去して、熱処理後のHfO,膜 23 a におけるマスクパターン25 (つまりゲート電極 24a)の外側部分を露出させた後、引き続いて、Hf O. 膜23aの露出部分に対してドライエッチングを行 なう。そして、HfO: 膜23aの露出部分、つまりH 30 f O. 膜23 a におけるゲート電極24 a の外側部分の 厚さが3nm程度になったところでドライエッチングを 停止する。これにより、HfO, 膜23aにおけるゲー ト電極24aの外側部分の全体がプラズマ中のイオン等 によるダメージを受ける結果、図5(b)に示すよう に、シリコン基板21におけるゲート電極24aの外側 部分の上には、ウェットエッチング可能なダメージ層2 3 bのみが残される。

【0052】ここで、HfO, 膜の膜厚制御について図 6を用いて説明する。図6は、本願発明者らにより得ら 40 れた、熱処理後のHfO, 膜及び熱処理なしのHfO, 膜(つまりアズデポ状態の膜)のそれぞれのドライエッ チングレートの比較結果を示す図である。ここで、該比 較結果は、図5(b)に示すゲート電極24aの形成工 程における前述のドライエッチング条件を用いて得られ たものである。図6において、横軸はエッチング時間を 示しており、縦軸はエッチングされたHfO,膜の膜厚 を示している。また、参考のため、図6において、熱酸 化膜(SiO.膜)のドライエッチングレートも示して

理前)のHfO,膜のドライエッチングレートは約30 A/minであり、熱処理後のHfO, 膜のドライエッ チングレートは約25A/minである。すなわち、熱 処理前後でHfO, 膜のドライエッチングレートがほぼ 同じであるため、熱処理後のHfOr膜に対してドライ エッチングによる膜厚制御を比較的簡単に行なえること が分かる。従って、予め厚さ1乃至3nm程度のHfO 1 膜が基板表面に残るようなドライエッチング条件を予 め抽出しておくことにより、後工程のウェットエッチン グにより除去可能な厚さを持つダメージ層(HfO 1 膜)が残るようにドライエッチングを行なうことがで

【0053】次に、図5(c)に示すように、例えば1 重量%濃度程度のフッ酸が含まれた希フッ酸 (DHF) 溶液を用いてダメージ層23bに対してウェットエッチ ングを行ない、それによってダメージ層23b(つまり HfO, 膜23 aの露出部分) を除去する。これによ り、ドライエッチングダメージをシリコン基板21に与 えることなく、HfO, 膜23 a におけるゲート電極2 4 a の外側部分をウェットエッチングによって完全に除 去できる。その結果、シリコン基板21上に、HfO 膜23aよりなる高誘電率ゲート絶縁膜を介してゲート 電極24aが形成された構造が完成する。尚、マスクバ ターン25の除去は、図5(c)に示すウェットエッチ ング工程の前に行なってもよいし又は該ウェットエッチ ング工程の後に行なってもよい。

【0054】その後、図示は省略しているが、従来から 知られている通常のMOSトランジスタ製造プロセスに 従ってトランジスタを形成する。具体的には、イオン注 入技術により、ソース領域及びドレイン領域となるエク ステンション用の不純物拡散層を形成した後、シリコン 窒化膜等よりなるゲート側壁絶縁膜を形成する。続い て、ソース領域及びドレイン領域となる高濃度不純物拡 散層を形成した後、サリサイドプロセス及び層間絶縁膜 形成等を行なう。

【0055】以上に説明したように、第2の実施形態に よると、HfO,膜23が堆積されたシリコン基板21 に対して熱処理を行なった後、熱処理後のHfO,膜2 3aの上にポリシリコン膜24を形成する。その後、ポ リシリコン膜24をパターニングしてゲート電極24a を形成すると共にHfO, 膜23aにおけるゲート電極 24 aの外側部分を露出させる。その後、HfO, 膜2 3 a の露出部分の表面をプラズマに暴露した後、該露出 部分をウェットエッチングにより除去する。すなわち、 第2の実施形態においては、高誘電率ゲート絶縁膜とな るHfO, 膜23 a におけるゲート電極24 a の外側部 分の除去に、本発明のウェットエッチング方法を用いる ため、HfO, 膜23aの除去対象部分を完全に除去す ることが可能となる。このため、次工程以降のプロセス いる。図6の実験結果に示すように、熱処理なし(熱処 50 において、HfO, 膜23aを構成する金属(Hf)に

起因して汚染が生じる事態を確実に回避することができる。従って、従来のMOSプロセスにおけるゲート絶縁膜として、シリコン酸化膜に代えてHfO,膜つまり高誘電率金属酸化膜を用いた場合にも、高信頼性を有する半導体装置を歩留まり良く製造することができる。

【0056】また、第2の実施形態によると、HfO, 膜23aにおけるゲート電極24aの外側部分をプラズマに暴露する際に、ゲート電極形成領域を覆うマスクバターン25を用いてポリシリコン膜24及びHfO, 膜23aに対して順次プラズマエッチングを行ない、それ10によってHfO, 膜23aにおけるゲート電極24aの外側部分を薄くする。このため、HfO, 膜23aにおけるゲート電極24aの外側部分を薄くする。このため、HfO, 膜23aにおけるゲート電極24aの外側部分、つまりHfO, 膜23aの除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層23bを形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。

【0057】尚、第2の実施形態において、HfOi 膜23の堆積にスパッタ法を用いたが、これに代えて、CVD法等の他の方法を用いてもよい。CVD法を用いる場合、通常の熱CVD法を用いてもよいし、又はソースガスをパルス状に供給することによりhigh-k層(HfOi層)を原子1層分ずつ堆積するALD(Atomic Layer Deposition)法を用いてもよい。

【0058】また、第2の実施形態において、ゲート電極となる導電膜の種類は特に限定されるものではない。ゲート電極となる導電膜は、例えば金属膜とシリコン膜との積層構造を有していてもよい。この場合、導電膜をパターニングするためのドライエッチングにおいて、エッチング対象毎に必要に応じてエッチング条件を変更し 30 てもよい。但し、シリコン膜(ポリシリコン膜)がゲート電極の一部又は全部に用いられる場合には、金属酸化膜(本実施形態ではHfOt 膜)の表面改質のためのプラズマ処理の際に、ゲート電極を構成するポリシリコン膜の側面がエッチングされることを防止する必要がある。従って、この場合の表面改質プラズマ処理に用いられるガスは酸素を含まないことが好ましい。

【0059】具体的には、第2の実施形態において、図5(b)に示すドライエッチング工程では酸素ガスを使用していない。これは、ゲート電極24aとなるポリシ40リコン膜24がサイドエッチングされないように考慮したためである。金属酸化膜にダメージ層を形成するためのプラズマ処理においては、エッチング作用を特に有していないガス等を含めて、多くの種類のガスが使用可能である。しかし、金属酸化膜上にポリシリコン膜が形成されているような場合、エッチングガスが酸素ガスを含むと、酸素ガスよりなるプラズマがポリシリコン膜をその側面からエッチングしてしまう恐れがある。そこで、金属酸化膜(本実施形態ではHfO,膜)に対するプラズマ処理(本実施形態ではエッチングを含む)の際に50

は、ポリシリコン膜がサイドエッチングされないように酸素ガスを用いないようにすることが好ましい。また、この点に留意して、ゲート電極となるポリシリコン膜に対するエッチング工程と、HfOr膜に対するエッチング工程とを、互いに異なるエッチング条件で行なってもよい。

【0060】また、第2の実施形態において、熱処理後 のHfO,膜23aに対するプラズマ処理で用いるプラ ズマガス種は特に限定されるものではないが、HBrを 含むガスよりなるプラズマを用いると次のような効果が 得られる。すなわち、熱処理等によって表面が変質した HfO: 膜に対して、HBrを含むガスがドライエッチ ング作用を持つので、HfO,膜にダメージ層を形成す ると同時にHfO,膜を薄膜化することができる。これ により、HfO, 膜の全体にダメージ層を形成できるの で、HfO、膜をウェットエッチングにより完全に除去 することが可能となる。但し、HBrを含むガスは、基 板に対してもダメージを与えるため、ウェットエッチン グの前に、HBrを含むガスよりなるプラズマにHfO 1. 膜の表面を暴露する場合、該プラズマ処理によって任 意の膜厚までHfO,膜をエッチングした後、HfO, 膜に対してウェットエッチングを行なうことが好まし い。このようにすると、基板へのダメージを低減しなが ら、ウェットエッチングによるHfO,膜の除去を行な うことができる。

【0061】また、第2の実施形態において、熱処理後のHfO、膜23a(ダメージ層23b)に対するウェットエッチングで用いる薬液は特に限定されるものではないが、フッ素を含む薬液を用いると次のような効果が得られる。すなわち、ウェットエッチングによってダメージ層23bを確実に除去することができる。

【0062】また、第2の実施形態において、ゲート絶縁膜としてHfO: 膜を用いたが、ゲート絶縁膜となる 金属酸化膜は特に限定されるものではない。具体的には、ハフニウム、ジルコニウム、ランタン、タンタル及 びアルミニウムのうちの少なくとも1つを含む酸化膜、例えばジルコニウム酸化膜、ランタン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等であれば本実施形態と同様の効果が得られる。

0 【0063】(第3の実施形態)以下、本発明の第3の 実施形態に係る半導体装置の製造方法、具体的には本発 明のウェットエッチング方法(第1の実施形態参照)を 用いて、HfO, 膜等の金属酸化膜をゲート絶縁膜とし て備えたリプレイスメント型トランジスタを製造する方 法について図面を参照しながら説明する。

【0064】図7(a)~(d)及び図8(a)~ (c)は、第3の実施形態に係る半導体装置の製造方法 の各工程を示す断面図である。

【0065】まず、図7 (a) に示すように、シリコン 50 基板51上に例えばSTI (shallow trench isolatio

n) 構造を持つ素子分離絶縁膜52を形成する。続い て、シリコン基板51上に、例えば厚さ1~5nm程度 のシリコン酸化膜よりなるダミーゲート絶縁膜53 (最 終的に除去される)を形成する。続いて、ダミーゲート 絶縁膜53の上に、例えば厚さ150nm程度のポリシ リコン膜よりなるダミーゲート電極54 (最終的に除去 される)を形成する。ダミーゲート絶縁膜53及びダミ ーゲート電極54は、通常の半導体プロセスで使用され る、酸化法又はCVD法等の各種成膜技術、リソグラフ ィー技術及びエッチング技術等を用いて形成される。続 10 いて、ダミーゲート電極54をマスクとしてシリコン基 板51に対してイオン注入を行なうことにより、ソース 領域及びドレイン領域となるエクステンション用の不純 物拡散層(図示省略)を形成する。続いて、CVD法及 びドライエッチング法により、ダミーゲート電極54の 側面に、例えばシリコン酸化膜等よりなる幅20~40 nm程度のゲート側壁絶縁膜(サイドウォール)55を 形成する。次に、ダミーゲート電極54及びゲート側壁 絶縁膜55をマスクとしてシリコン基板51に対してイ オン注入を行なうことにより、ソース領域及びドレイン 20 領域となる高濃度不純物拡散層(図示省略)を形成す る。さらに、ダミーゲート電極54をマスクとして、サ リサイドプロセス技術により、ソース領域及びドレイン 領域のそれぞれの上のみに、例えば厚さ40nm程度の コバルトシリサイド膜(図示省略)を形成する。その 後、ダミーゲート電極54等の上を含むシリコン基板5 1の上に、例えばCVD法によりシリコン酸化膜等より なる層間絶縁膜56を堆積した後、例えば化学機械研磨 (CMP) 法により層間絶縁膜56を平坦化してダミー ゲート電極54の上面を露出させる。

【0066】次に、図7(b)に示すように、例えばHBr等のハロゲン原子を含むガスを用いて、ダミーゲート電極54を、層間絶縁膜56及びゲート側壁絶縁膜55に対して選択的に除去する。さらに、例えば希フッ酸溶液等を用いたウェットエッチングにより、ダミーゲート絶縁膜53を除去する。これにより、層間絶縁膜56に、ゲート側壁絶縁膜55を壁面とする凹部(ゲート電極形成用溝)57が形成される。

【0067】次に、図7(c)に示すように、例えばスパッタ法又はCVD法により、層間絶縁膜56の上に、ゲート絶縁膜となる厚さ5nm程度のHfO,膜(堆積直後のHfO,膜)58を形成する。これにより、凹部57が途中まで埋まる。

【0068】次に、シリコン基板51に対して熱処理、例えばRTN処理を行なう。ここで、具体的な熱処理条件は、チャンパー内雰囲気が窒素雰囲気、熱処理温度が800℃、熱処理時間が60秒である。この熱処理により、 $HfO_1$  膜(堆積直後の $HfO_2$  膜)58は、図7(d)に示すように、ウェットエッチング不可能な $HfO_2$  膜(熱処理後の $HfO_2$  膜)58aとなる。

【0069】尚、本実施形態において、以上に説明した図7(a)~(d)に示す工程は、N型MISトランジスタ形成領域及びP型MISトランジスタ形成領域の双方に対して行なわれるが、各図面においては一方のトランジスタ形成領域のみを示しており、他方のトランジスタ形成領域については図示を省略している。

【0070】次に、図8(a)に示すように、熱処理後のHfO, 膜58aの上に、例えばCVD法等を用いて、ゲート電極となるタングステン膜59を、凹部57が完全に埋まるように堆積する。

【0071】次に、図8(b)に示すように、例えばCMP技術又はドライエッチング技術を用いて、タングステン膜59における凹部57の外側部分を除去することによって、凹部57にゲート電極59aを形成する。これにより、HfO,膜58aにおける凹部57の外側部分が露出する。続いて、HfO,膜58aの露出部分に対してプラズマドライエッチングを行ない、それにより該露出部分の厚さを3nm程度まで薄くする。このとき、シリコン基板51にバイアス電力を印加することにより、プラズマ中のイオン60等により、HfO,膜58aの露出部分の全体がダメージを受ける。その結果、図8(b)に示すように、層間絶縁膜56における凹部57の外側部分の上には、ウェットエッチング可能なダメージ層58bのみが残される。

【0072】次に、図8(c)に示すように、例えば1 重量%濃度程度のフッ酸が含まれた希フッ酸(DHF)溶液を用いてダメージ層58bに対してウェットエッチングを行ない、それによってダメージ層58b(つまり HfO: 膜58aの露出部分)を除去する。これにより、HfO: 膜をCMP法によって除去した場合のようにHfによる金属汚染を発生させてしまうことなく、HfO: 膜58aにおける凹部57の外側部分をウェットエッチングによって完全に除去できる。その結果、HfO: 膜58aよりなる高誘電率ゲート絶縁膜を介してゲート電極59aが凹部57に形成された、リプレイスメント型トランジスタ構造が完成する。

【0073】以上に説明したように、第3の実施形態によると、シリコン基板51上にダミーゲート絶縁膜53を介してダミーゲート電極54を形成した後、ダミーゲ40一ト電極54の側面にゲート側壁絶縁膜55を形成し、その後、ダミーゲート電極54及びゲート側壁絶縁膜55のそれぞれの上を含むシリコン基板51の上に層間絶縁膜56を、ダミーゲート電極54が露出するように形成する。その後、ダミーゲート電極54及びダミーゲート絶縁膜53を除去し、それによりゲート側壁絶縁膜55を壁面とする凹部57を層間絶縁膜56に形成した後、層間絶縁膜56の上にHfO。膜58を、凹部57が途中まで埋まるように堆積する。その後、HfO。膜58が堆積されたシリコン基板51に対して熱処理を行なった後、熱処理後のHfO。膜58aの上にタングス

テン膜59を、凹部57が完全に埋まるように堆積す る。その後、タングステン膜59における凹部57の外 側部分を除去することによって、凹部57にゲート電極 59 aを形成すると共にHfO, 膜58 aにおける凹部 57の外側部分を露出させる。その後、HfO 膜58 aの露出部分の表面をプラズマに暴露した後、該露出部 分をウェットエッチングにより除去する。すなわち、第 3の実施形態では、リプレイスメント型のMISトラン ジスタの形成において、高誘電率ゲート絶縁膜となるH f O: 膜58 a における凹部57 (ゲート電極形成用凹 10 部)の外側部分の除去に、本発明のウェットエッチング 方法を用いるため、HfO,膜58aの除去対象部分を 完全に除去することが可能となる。具体的には、HfO 膜をCMP法によって除去した場合のようにHfによ る金属汚染を発生させてしまうことを確実に防止でき る。このため、次工程以降のプロセスにおいて、HfO 1 膜58aを構成する金属に起因して汚染が生じる事態 を確実に回避することができる。従って、ゲート絶縁膜 として、シリコン酸化膜に代えてHfO,膜つまり高誘 電率金属酸化膜を用いた場合にも、信頼性が高いリプレ 20 イスメント型のMISトランジスタを有する半導体装置 を歩留まり良く製造することができる。

【0074】また、第3の実施形態によると、HfO, 膜58aにおける凹部57の外側部分、つまりHfO, 膜58aの露出部分をプラズマに暴露する際に、該露出部分に対してプラズマエッチングを行ない、それによって該露出部分を薄くする。このため、HfO, 膜58aの露出部分、つまりHfO, 膜58aの除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層58bを形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。【0075】尚、第3の実施形態において、HfO, 膜58の堆積方法は特に限定されるものではない。

【0076】また、第3の実施形態において、ゲート電 極となる導電膜の種類は特に限定されるものではない。 【0077】また、第3の実施形態において、熱処理後 のHfO, 膜58aに対するプラズマ処理(本実施形態 ではプラズマドライエッチング)で用いるプラズマガス 種は特に限定されるものではないが、HBrを含むガス よりなるプラズマを用いると次のような効果が得られ る。すなわち、熱処理等によって表面が変質したHfO , 膜に対して、HBrを含むガスがドライエッチング作 用を持つので、HfOt膜にダメージ層を形成すると同 時にHfO,膜を薄膜化することができる。これによ り、HfO、膜の全体にダメージ層を形成できるので、 HfO, 膜をウェットエッチングにより完全に除去する ことが可能となる。但し、HBrを含むガスは、基板に 対してもダメージを与えるため、ウェットエッチングの 前に、HBrを含むガスよりなるプラズマにHfO、膜 の表面を暴露する場合、該プラズマ処理によって任意の 50 11

膜厚までHfO<sub>1</sub> 膜をエッチングした後、HfO<sub>1</sub> 膜に対してウェットエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによるHfO<sub>1</sub> 膜の除去を行なうことができる。

【0,078】また、第3の実施形態において、熱処理後のHfO、膜58a(ダメージ層58b)に対するウェットエッチングで用いる薬液は特に限定されるものではないが、フッ素を含む薬液を用いると次のような効果が得られる。すなわち、ウェットエッチングによってダメージ層58bを確実に除去することができる。

【0079】また、第3の実施形態において、ゲート絶縁膜としてHfO, 膜を用いたが、ゲート絶縁膜となる金属酸化膜は特に限定されるものではない。具体的には、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも1つを含む酸化膜、例えばジルコニウム酸化膜、ランタン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等であれば本実施形態と同様の効果が得られる。

#### [0080]

【発明の効果】本発明によると、熱処理により変質された金属酸化膜、つまりウェットエッチングされにくくなった金属酸化膜の表面をプラズマに暴露する。このため、金属酸化膜に、ウェットエッチングされやすいダメージ層が形成される。従って、ダメージ層が形成された金属酸化膜をウェットエッチングによって確実に除去することができる。

#### 【図面の簡単な説明】

薄膜化することにより、該除去対象部分の全体にダメー 【図1】本願発明者らにより得られた、熱処理後のHfジ層58bを形成できるので、該除去対象部分をウェッ 30 O. 膜を様々な薬液に浸した場合におけるHfO. 膜のトエッチングにより完全に除去することが可能となる。 膜厚変化の調査結果を示す図である。

【図2】本願発明者らにより得られた、熱処理後のH f O, 膜のウェットエッチング量のプラズマ処理時間に対する依存性の調査結果を示す図である。

【図3】(a)~(d)は本発明の第1の実施形態に係るウェットエッチング方法の各工程を示す断面図である。

【図4】(a)~(c)は本発明の第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【図5】(a)~(c)は本発明の第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【図6】本願発明者らにより得られた、熱処理後のHfO,膜及び熱処理なしのHfO,膜のそれぞれのドライエッチングレートの比較結果を示す図である。

【図7】(a)~(d)は本発明の第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【図8】(a)~(c)は本発明の第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【符号の説明】

11 シリコン基板

1 2 堆積直後のHfO. 膜

12a 熱処理後のHfO: 膜

12b ダメージ層

1 3 プラズマ中のイオン

2 1 シリコン基板

2 2 素子分離絶縁膜

23 堆積直後のHfO,膜

23a 熱処理後のHfOn膜

23b ダメージ層

24 ポリシリコン膜

24a ゲート電極

25 マスクパターン

10

10

10

10+10

3+1

原被

原被

40

40

30

30

2+3

3

3

3

1

3

3

沙酸

**リン酸** 

過水

育職

計設

過水中

過水+10

過水+亚

th 50°2

とト・ラジン

アンモニブ

アンモニア

P.S. x 分被 原液

P. S. 197被 原液

HP+過水 2+3

5 1 シリコン基板

層間絶縁膜 凹部 5 7

5 2

5 3

5 4

5 5

5 6

58 堆積直後のHfO,膜

素子分離絶縁膜

ダミーゲート絶縁膜

ダミーゲート電極

ゲート側壁絶縁膜

58a 熱処理後のHfO,膜

58b ダメージ層

10 59 タングステン膜

59a ゲート電極

60 プラズマ中のイオン

【図1】

19

1

-1

1

6

4

ī

-2

7

4

-2

1

薬液	濃度(%)	時間(min)	Δ (A)	做考		$\overline{}$
KOH	2(重量%)		-2			
HCL.	3.5	3	6		⊢	* Sar * - Att 1990 to Fig. 1. 1
IF	50	1	4			・ラズマ処理時間[nin]
HP	10	3	0	はがれ		1.0
フッパンンモ	4	3	0			2. 0
HF	1.2	3	-4			4.0
HP	1.2	3	0		_	5以上
HF	10	0.5	3		_	- NT
HP	10	1	10			
HP	5	1	-4			
HP	5	2	231	はがれ		
HP+NH#OH	1	1	-1	(原被:HF 1%50ml +NEs 10%1ml)		
HP+NH4CH	1	1	.0	(原核:HF 1%50ml + NHs 10%2ml)		【図3】
HF+NH4OH	1	1	0	(原被:HF 1%50ml+NHs 10%3ml)		
HF+NH4CH	1	1	-5	(原核:HF 1%50ml+NHs 10%10ml)		
硫酸	10	1	1			$\sim\sim\sim$
硫酸	10	3	0			
塩酸	10	1	-3		(a)	Y / /
拡験	10	3	-4		(a)	
朝酸	10	3	4			
朝酸	10	1	-5			
4.50	4.0		_			

(HzO2 3%50m1+HF 1%50m1)


10 (HsO2 3%50m1+HF 1%50m1)

-16 (硝酸:酢酸:77酸-200:80:3) -117 はがれ(硝酸:酢酸:77胺-200:80:3) (c)





【図2】

	プラス゚マカ゚ス稚			
	HBr+Cl2+O2	HBr+Cl2		
プラス・マ処理時間[nin]	ウェットエッチ量[A]	ウェットエッチ <u>最</u> [Å]		
1.0		9. 5		
2.0	17. 5	21.7		
4.0	13. 6	18.3		
5以上		28. 1		










(b)

(c)

【図7】



# フロントページの続き

## (72)発明者 林 重徳

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F043 AA37 BB25 DD02 GG10

5F140 AA00 AA24 AA39 BA01 BD11

BD12 BE09 BE10 BE14 BE17

BF01 BF04 BF07 BG03 BG04

BG08 BG09 BG11 BG12 BG14

BG22 BG36 BG38 BG40 BG52

BG53 BH14 BJ01 BJ08 BK02

BK05 BK13 BK34 CB04 CC03

CE07

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# **IMAGES ARE BEST AVAILABLE COPY.**

☐ OTHER: \_\_\_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.